Cadence rilascia un nuovo IP di verifica per circuiti PHY

La Verification IP per PHY di Cadence copre protocolli differenti e consente ai clienti di testare e ottimizzare accuratamente i loro circuiti PHY

Cadence Verifica IP Pixabay

Cadence ha reso disponibile la prima Verification IP per physical layer.

La VIP per PHY di Cadence copre protocolli differenti e consente ai clienti di testare e ottimizzare accuratamente i loro circuiti PHY, accelerando lo sviluppo dei progetti per applicazioni relative a data center, intelligenza artificiale, machine learning e dispositivi mobili.

La Verification IP per PHY fa parte della Cadence Verification Suite e supporta la strategia Intelligent System Design della società, consentendo di raggiungere l’eccellenza nei progetti SoC attraverso soluzioni IP all’avanguardia.

La soluzione proposta da Cadence è utilizzabile con i più complessi protocolli e interfacce per Phy: PIPE 5.2 per PCI Express (PCIe) 5.0, USB3 e USB4, DFI per LPDDR4, DDR5 e HBM2E, e MIPI D-PHY/C-PHYSM per CSI-2 2.0 e DSI 2.0.

Il Commento

“La verifica PHY richiede metodi particolari per assicurare che i requisiti di timing, potenza e portata siano soddisfatti in diverse condizioni”, ha detto Moshik Rubin, Verification IP Product Management Group Director del Gruppo System and Verification di Cadence. “Con la VIP per PHY di Cadence consentiamo ai nostri clienti di verificare effettivamente i loro progetti PHY, assicurando che questi siano conformi alle specifiche degli standard e rispettino le metriche di performance specifiche di determinate applicazioni”.

 

 

LASCIA UN COMMENTO

Per favore inserisci il tuo commento!
Per favore inserisci il tuo nome qui